Diploma
di maturità tecnica conseguita nell'anno scolastico 1981/82 presso
l'Istituto Tecnico Industriale per Telecomunicazioni "San Filippo Neri",
via don Orione 8, 00183 Roma, con votazione pari a 56/60.
Laurea
in Ingegneria Elettronica conseguita il 17 febbraio 1989 nell'anno accademico
1987/88 presso l'Università degli Studi di Roma "Tor Vergata", con
votazione pari a 97/100, discutendo la tesi "Progetto e realizzazione di
un ambiente integrato per lo sviluppo di circuiti VLSI su sistemi distribuiti",
relatore Prof. Adelio Salsano, correlatore Prof. Eros Pasero, in collaborazione
con l'IBM Italia.
Dottorato
di Ricerca in Ingegneria Elettronica, dell'Informazione e dell'Automazione
conseguito il 14 settembre 1993 discutendo la tesi "Simulazione di dispositivi
elettronici. Aspetti connessi con la generazione di griglie tridimensionali",
relatore Prof. Adelio Salsano, coordinatore Prof. Salvatore Nicosia.
Vincitore
di una borsa di studio di 18 mesi concernente l'argomento "Impiego di sistemi
distribuiti nella progettazione di circuiti integrati" nel periodo dal
1º giugno 1988 al 30 novembre 1989 da parte dell'IBM Italia. Il lavoro
di tesi è stato inserito nella rassegna curata dall'IBM Italia "Publimatica
Novanta" tenuta dall'8 al 10 novembre 1990 al Palazzo dei Congressi di
Roma e pubblicato come lavoro.
Vincitore
di una borsa di studio di 12 mesi concernente l'argomento "Formazione di
progettisti per circuiti integrati VLSI full custom" nel periodo dal 20
ottobre 1989 al 19 ottobre 1990 da parte della SGS-Thomson nel "Progetto
Nazionale per la Microelettronica".
Ha
seguito un corso di progettazione VLSI di sei settimane dal 13 al 24 novembre
1989, dall'11 al 22 dicembre 1989 e dal 15 al 26 gennaio 1990 presso la
Scuola Superiore Guglielmo Reiss Romoli di Coppito (AQ) acquisendo le necessarie
conoscenze sulla progettazione che hanno reso possibile lo sviluppo, in
collaborazione con la SGS-Thomson, di due circuiti integrati con tecniche
self-checking.
Ha
seguito un corso di perfezionamento per l'uso delle tecniche di progettazione
e degli strumenti CAD per circuiti integrati di due settimane dal 9 al
20 luglio 1990 a Maidenhead (UK) e Bracknell (UK) nell'ambito della collaborazione
con il consorzio europeo Eurochip.
Vincitore
del concorso per l'ammissione al quinto ciclo di Dottorato di Ricerca in
"Ingegneria Elettronica, dell'Informazione e dell'Automazione" presso il
Dipartimento di Ingegneria Elettronica dell'Università degli Studi
di Roma "Tor Vergata" con nomina del 19 giugno 1990. Il primo anno è
stato dedicato allo studio delle seguenti tematiche: "Sistemi microelettronici
avanzati" sotto la direzione del Prof. Adelio Salsano, "Sistemi neurali
artificiali" sotto la direzione del Prof. Eros Pasero, "Sistemi ad alto
parallelismo" sotto la direzione della Prof.ssa Maria Teresa Pazienza.
Il
30 maggio 1993 veniva incaricato dall'Amministrazione del Dipartimento
di Ingegneria Elettronica dell'Università degli Studi di Roma "Tor
Vergata" di svolgere uno studio sperimentale della durata di tre mesi dal
titolo "Sviluppo di interfacce in ambiente ATM e LAN per trasferimento
dati tra reti locali e reti di tipo pubblico".
Vincitore
di una borsa di studio di 12 mesi concernente l'argomento "Simulazione
di dispositivi elettronici" nel periodo dal 1º settembre 1993 al 31
agosto 1994 da parte del Consiglio Nazionale delle Ricerche per svolgere
attività di ricerca presso il Dipartimento di Ingegneria Elettronica
dell'Università degli studi di Roma "Tor Vergata" sotto la direzione
del Prof. Adelio Salsano.
Tra
aprile e maggio 1996 ha tenuto presso la società Alenia S.p.A. un
corso di addestramento per la riconversione del personale di due settimane
sull'argomento dal titolo "Microprocessore 8086 e Assembler".
Collaboratore
d Praxi per la selezione del personale di importanti aziende.
Collaboratore di Arista & Partners per la stesura dei capitolati tecnici di sistemi informatici per conto di Lottomatica .
Collaboratore di Arista & Partners per la stesura del Piano Operativo per l'adeguamento in sicurezza del sistema informativo del Dipartimento di Amministrazione Penitenziaria.
Collaboratore di Arista & Partners per il progetto SW Engineering 3i.
Collaboratore di Arista & Partners per la stesura del capitolato tecnico per fornitura di server Unix per conto RFI.
Collaboratore di Value Services per l'assistenza nella predisposizione di progetti di innovazione a valere sulla legge 598/94 Ricerca della regione Lazio.
Collaboratore presso il Tribunale di Velletri per perizia tecnica.